Mikron a kadence aktualizují stav ddr5, o 36% vyšší výkon než ddr4

Na začátku roku uspořádaly Cadence a Micron první veřejnou demonstraci paměti DDR5 nové generace. Na akci TSMC, která se uskutečnila začátkem tohoto měsíce, tyto dvě společnosti poskytly nějaké novinky o vývoji nové paměťové technologie.

Micron a Cadence diskutují o jejich pokroku v paměti DDR5

Hlavním rysem DDR5 SDRAM je kapacita čipů, nejen vyšší výkon a nižší spotřeba energie. Očekává se, že DDR5 zvýší rychlosti I / O z 4 266 na 6 400 MT / s, s poklesem napájecího napětí o 1, 1 V a přípustným rozsahem jitteru 3%. Očekává se také použití dvou nezávislých 32/40 bitových kanálů na modul (bez / nebo s ECC). Kromě toho bude mít DDR5 lepší účinnost příkazové sběrnice, lepší schémata upgradů a větší fond bank pro další výkon. Cadence dále říká, že vylepšená funkčnost DDR5 umožní o 36% vyšší šířku pásma v reálném světě ve srovnání s DDR4 dokonce při 3 200 MT / s, a jednou 4800 MT / s bude skutečná šířka pásma o 87% vyšší. ve srovnání s DDR4-3200. Další z nejdůležitějších charakteristik DDR5 bude hustota monolitických čipů nad 16 Gb.

Doporučujeme, abyste si přečetli náš příspěvek na Intel Core 9000 s podporou až 128 GB RAM

Přední výrobci DRAM již mají monolitické DDR4 čipy s kapacitou 16 GB, ale tato zařízení nemohou kvůli extrémním zákonům fyziky dodat extrémní hodiny. Společnosti, jako je Micron, proto musí udělat spoustu práce ve snaze spojit vysoké hustoty DRAM a výkon v éře DDR5. Zejména společnost Micron se zabývá proměnlivým retenčním časem a jinými výskyty na atomové úrovni, jakmile výrobní technologie používané pro DRAM dosáhnou 10-12 nm. Jednoduše řečeno, zatímco standard DDR5 přizpůsobuje hustoty a svatební výkon, je stále ještě hodně kouzel, které mají výrobci DRAM udělat.

Společnost Micron očekává zahájení výroby 16Gb čipů pomocí svého výrobního procesu „sub-18nm“ do konce roku 2019, i když to nutně neznamená, že skutečné aplikace, které mají tuto paměť, budou k dispozici do konce příštího roku. Cadence již implementovala DDR5 IP (Controller + PHY) pomocí technologických technologií NMC TS7 (7nm DUV) a N7 + (7nm DUV + EUV).

Vzhledem k hlavním výhodám DDR5 není překvapivé, že Cadence předpovídá, že servery budou prvními aplikacemi, které budou používat nový typ DRAM. Společnost Cadence je přesvědčena, že ji podporují SoC zákazníků využívajících proces N7 +, což v podstatě znamená, že čipy by se měly v roce 2020 dostat na trh.

Techpowerup písmo