Pcie 5.0, cxl 1.1 i ccix již pracují na 32 gt / s na stopu

Společnost Synopsys předvedla na ArmTechCon 2019 svá řešení CXL a CCIX 1.1 přes PCIe 5.0. Ukázka ukazuje, že společnost IP je připravena a připravena k licencování výrobci technologií.

Společnost Synopsys předvedla svá řešení CXL a CCIX 1.1 přes PCIe 5.0

CXL a CCIX jsou propojovací protokoly typu chip-to-chip pro připojení procesorů k různým akcelerátorům, které udržují konzistenci paměti a mezipaměti při nízkých latencích. Oba protokoly jsou navrženy pro heterogenní systémy využívající tradiční CPU ve spojení s akcelerátory se skalárními, vektorovými, maticovými a prostorovými architekturami.

CXL 1.0 / 1.1 a CCIX 1.1 používají PCIe 5.0, který běží na 32 GT / s na stopu a nativně podporuje různé šířky spojení. Se stejným tržním segmentem a se stejným fyzickým rozhraním představují protokoly CXL a CCIX četné rozdíly, pokud jde o hardware i firmware / software, a proto si budou navzájem konkurovat. Mezitím se poskytovatelé křemíku IP připravují na podporu CXL i CCIX, protože mají širokou škálu klientů.

Společnost Synopsys nedávno představila své 16stopé řešení DesignWare CXL IP pro SoC, které bude vyrobeno pomocí 16nm, 10nm a 7nm FinFET procesních technologií. Balíček obsahuje ovladač kompatibilní s CXL 1.1 (podporuje protokoly CXL.io, CXL.cache, CXL.mem), ovladač PCIe 5.0 testovaný na křemíku, ovladač PHY PCIe 32 GT / s testovaný na křemíku, IP ověření RAS a VC.

Navštivte našeho průvodce na nejlepších základních deskách na trhu

Společnost musí ještě formálně oznámit dostupnost svého balíčku IP DesignWare CCIX 1.1, který umožní implementaci CCIX 1.1 přes PCIe Gen 5 rychlostí 32 GT / s, ale u ArmTechCon společnost prokázala, že řešení je již funkční, přináší mnoho výhod, pokud jde o rychlost a kapacitu. Budeme vás informovat.

Anandtech písmo